직무 · 삼성전자 / 공정기술
Q. tsv 공정 관련 질문이 있습니다.
현재 hbm의 tsv 공정으로 I/O 수가 x1024 이상으로 대폭 늘어나 더 많은 데이터를 훨씬 짧은 경로로 빠르게 주고 받을 수 있다고 알고 있습니다. 1. 이 때 마이크로 범프와 tsv는 1대 1로 매칭이 되는 것인가요? 2. 통로의 수가 1024개라면 tsv도 동일하게 1024개가 있는 것인지 그보다 훨씬 많은 것인지 궁금합니다. 3. tsv 하나가 고장난다면 그 tsv와 연결된 dram을 아예 사용을 못하게 되나요? 아니면 spare가 있어서 전송 경로를 바꿀 수 있다거나 하는 방지책이 있는 것인가요? 4. tsv는 전기도금 방식으로 채운다고 알고 있는데 만약 도금 후 void나 seam과 같은 defect이 발생할 경우 구멍의 깊이가 깊기 때문에 rework이 불가능한가요?
2026.02.10
답변 6
- 메메에모리삼성전자코상무 ∙ 채택률 49% ∙일치회사
채택된 답변
TSV의 개수는 그것보다 많은 경우가 많습니다
- MMemory Department삼성전자코전무 ∙ 채택률 83% ∙일치회사
채택된 답변
지원자님 질문 수준이 꽤 깊습니다~ 공정기술 지원자 기준에서도 TSV를 이 정도로 구조적으로 이해하고 있으면 면접에서 확실히 플러스예요! 너무 이론식으로 말 안 하고, 실제 HBM 구조 기준으로 감 잡히게 풀어서 설명드릴게요~ 먼저 큰 그림부터 보면 HBM에서 TSV는 “데이터 고속 수직 통로”, 마이크로범프는 “칩과 칩을 붙이는 접점” 역할이라고 보시면 가장 이해가 쉽습니다~ 둘이 같이 쓰이지만 1:1 개념은 아닙니다! 마이크로범프와 TSV가 1대1로 매칭되는 구조는 아니에요~ TSV는 실리콘을 관통하는 수직 배선이고, 마이크로범프는 다이와 다이 사이 또는 다이와 인터포저를 연결하는 접합 포인트입니다. 실제 레이아웃에서는 여러 TSV가 상부 redistribution layer를 통해 팬아웃된 다음, 그 신호들이 마이크로범프 어레이로 재배치됩니다~ 그래서 구조적으로는 TSV 다수 → RDL 재배선 → 마이크로범프 배열 이런 흐름입니다! I/O가 x1024라고 해서 TSV가 정확히 1024개라는 뜻도 아닙니다~ 실제 TSV 개수는 보통 I/O 수보다 훨씬 많습니다. 이유가 몇 가지 있어요. 데이터 라인 TSV 말고도 전원/그라운드 TSV가 훨씬 많이 들어가고, 신호 무결성과 IR drop, 열 분산 때문에 전원 TSV를 많이 깝니다. 또 클럭, 제어, 리던던시용 TSV도 포함됩니다~ 그래서 실 TSV 수는 수천 개 단위로 가는 경우가 일반적입니다! TSV 하나가 고장나면 바로 그 DRAM 다이를 못 쓰느냐 하면 그렇게 단순하지는 않습니다~ HBM에는 리던던시 구조가 들어갑니다. 채널 레벨, 비트 레벨 스페어, 리페어 로직이 있고, 테스트 단계에서 불량 TSV/범프 경로를 우회 매핑하는 구조가 있습니다~ 물론 완전 핵심 전원 TSV가 죽으면 치명적일 수는 있지만, 데이터 TSV 일부 불량은 수리 가능한 구조로 설계됩니다. 메모리는 원래부터 repair-friendly 아키텍처가 강합니다! TSV 구리 도금 후 void나 seam defect가 발생하면 현실적으로 리워크는 거의 불가능하다고 보시는 게 맞습니다~ 깊이가 수십 마이크론 이상이고 aspect ratio가 높아서 재가공이 어렵습니다. 그래서 공정에서 처음부터 결함을 안 만들도록 하는 게 핵심입니다. via profile, seed layer 연속성, 첨가제, 교반, 펄스도금 조건, anneal 조건으로 void 억제합니다. 검사도 중간 단계에서 X-ray, SAM, 전기적 체커로 많이 걸러냅니다~ 불량은 리워크보다 선별 스크랩 개념에 가깝습니다! 면접에서 이런 질문이 나오면 지원자님은 이렇게 정리해서 말하면 아주 좋습니다~ TSV는 신호 수직 경로, 마이크로범프는 접합 인터페이스이고 1:1은 아니다~ I/O보다 TSV 수가 더 많고 전원/그라운드/리던던시 포함이다~ 일부 TSV 불량은 리페어 구조가 있다~ 도금 void는 리워크보다 예방이 핵심이다 이런 흐름이면 충분히 깊이 있는 답변으로 보입니다! 지금 준비 방향 아주 좋습니다~ 이런 식으로 구조 + 공정 + 수율 관점까지 같이 보시면 공정기술 면접 대응력 많이 올라갑니다! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변
먼저 채택한번 꼭 부탁드립니다!! HBM TSV 구조는 “IO 수 = TSV 수”로 단순 매칭되진 않습니다. 마이크로범프–TSV는 다대다 구조에 가깝고, 신호용 외에 전원·접지·클록·리던던시 TSV가 따로 있어요. 그래서 x1024 I/O라 해도 TSV는 그보다 훨씬 많습니다. 또 HBM은 수율을 위해 spare TSV와 리맵 구조를 둬서 일부 TSV 불량은 우회 가능합니다. 단, 임계 전원·클록 TSV 불량은 치명적일 수 있어요. TSV 도금 후 발생하는 void·seam은 사실상 rework 불가입니다. 깊이·직경 비가 커서 재도금이 어렵고, 공정 전 liner·seed·도금 균일도 관리로 예방하는 게 핵심입니다.HBM TSV 구조는 “IO 수 = TSV 수”로 단순 매칭되진 않습니다. 마이크로범프–TSV는 다대다 구조에 가깝고, 신호용 외에 전원·접지·클록·리던던시 TSV가 따로 있어요. 그래서 x1024 I/O라 해도 TSV는 그보다 훨씬 많습니다. 또 HBM은 수율을 위해 spare TSV와 리맵 구조를 둬서 일부 TSV 불량은 우회 가능합니다. 단, 임계 전원·클록 TSV 불량은 치명적일 수 있어요. TSV 도금 후 발생하는 void·seam은 사실상 rework 불가입니다. 깊이·직경 비가 커서 재도금이 어렵고, 공정 전 liner·seed·도금 균일도 관리로 예방하는 게 핵심입니다.
전문상담HL 디앤아이한라코이사 ∙ 채택률 63%채택된 답변
안녕하세요, 성실히 답변 드리겠습니다. 채택 바랍니다. HBM TSV 공정 핵심 요약입니다. 1. 매칭 : 마이크로 범프와 TSV는 1:1 매칭이 기본 2. 개수 : 1024개보다 훨씬 많습니다. 3. 방지책 : Spare TSV가 있습니다. 불량 발생시 리던던시 설계를 통해 경로를 변경합니다. 4. Rework : 불가능합니다. 깊은 구멍 안의 Void / Seam을 수정하는 것보다 폐기 후 공정 수율을 높이는 것이 일반적입니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사직무
채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 더 미세해서 원래보다 통로가 더 많아져요 신호선 하나에 모든걸 의존하진 않아서 예비라인이 더 있어요! 도움이 되었으면 좋겠네요. ^_^
프로답변러YTN코부사장 ∙ 채택률 85%채택된 답변
멘티님 TSV와 마이크로 범프는 신호 핀 기준으로 1대1 매칭되지만 전원과 접지 및 기계적 강도를 위한 범프까지 포함하면 실제 TSV 개수는 데이터 I/O 수인 1024개보다 훨씬 많습니다. 만약 특정 TSV가 고장 나더라도 칩 전체를 버리는 것이 아니라 예비로 설계된 리페어 라인을 통해 신호를 우회시켜 정상 작동하게 만듭니다. 도금 후 발생한 보이드나 심 같은 결함은 깊은 홀 내부 특성상 재작업이 불가능하여 리페어 범위를 넘어서면 스크랩 처리됩니다. 채택부탁드리며 파이팅입니다!
함께 읽은 질문
Q. 자소서 직무 내용 작성 관련
삼성전자 DS 부문 공정기술 인턴에 자기소개서를 작성하는 과정에서 지원한 직무 관련 본인이 가지고 있는 전문지식 / 경험 (심화전공, 프로젝트, 논문, 공모전 등)을 작성하라는 문항에 대해 반도체 식각 시뮬레이션으로 aspect ratio를 최적화하는 프로젝트와 공저자로 등록된 소결공정에서 직무와 연관하여 작성하였습니다. 이에 자소서 첨삭을 맡겼을 때에 학교 프로젝트같은거보다 외부 활동경험이 부족한 것 같다는 코멘트를 들었습니다. 그렇다면 저런 학부 프로젝트보다 제가 참여했던 8대공정 이론 교육이나 300mm 웨이퍼 반도체 실습 경험 등을 적는게 더 적절할까요? 만약에 추가한다면 기존의 어떤 내용을 빼고 그 자리에 외부활동 경험을 작성하는게 나을까요?
Q. 삼성전자 메모리 공정기술 인턴 스펙 정량 평가
안녕하세요. 경쟁력을 확인받고 싶어 작성한 이력서를 간추려서 작성했습니다. 서류 합격률을 확인해주시면 감사하겠습니다. 인/아 신소재/반도체 3.87/4.5 어학 : 토스 IH 자격증 : 2종, ADsP자격증 스펙 : SK하이포 SK하닉 커리큘럼 인하대 반도체공정실습 : Thermal/LPCVD 산화막 형성과 Mo Gate MOSCAP을 제작. C-V 곡선 분석을 통해 CET와 실제 측정값과의 오차율을 분석함. 반도체공정프로젝트 : '3D 나노융합FAB'에서 IGZO TFT 를 제작함. RF/DC Sputter 및 Double Patterning S/D 층 공정을 수행하고 소자 성능을 분석하여 발표를 진행함. 포항나노융합기술원 반도체공정실습: ALD, Ion Implantation, Dry Etcher 장비 실습과 박막 증착부터 이온 주입 및 포토, 식각까지의 단위 공정 최적화를 수행함. 학부연구생1:합금공정(7개월) 학부연구생2:2D박막연구실(2개월 진행중) 수 SK하이포 우수상
Q. 반도체 양산기술 ( 전공정, P&T 질문)
보통 전공정이 T.O. 는 더 많다는거같던데 맞을까요? 그리고 지금 화학 회사를 다니고있는데, 공정기술,양산기술 중 맨 뒷쪽 연구를 진행하고있어서 반도체로 치면 패키징 쪽 업무입니다. 현재 데이터 분석, 그리고 반도체로 치면 수율 관리 등을 진행하고 있습니다. 학사 때 반도체 과목 수강, 반도체 인턴 등의 경력이 있어서 한번 써볼까 하는데 지금 일과 매칭시키려면 P&T 쪽이 합격률이 더 높을까요? 아니면 그냥 전공정쪽이 더 나을까요?
궁금증이 남았나요?
빠르게 질문하세요.